HighV光刻机有望缩小至埃级别
Hing NA EUV光刻机有望将芯片的制造节点缩小至埃级别,为具有更高晶体管数量的芯片以及全新的工具、材料和系统架构浪潮奠定基础。
在去年的 SPIE 高级光刻会议上,英特尔光刻硬件和解决方案总监 Mark Phillips 重申了该公司打算在 2025 年将该技术部署到大批量生产中。
虽然许多观察家认为这个时间表很激进,但该公司可能希望避免——或至少延迟——使用 EUV 进行多重图案化工艺的需要。
High NA EUV 系统的优势可以用一个词来概括——分辨率。将孔径增加到 0.55,而不是当前曝光系统中的 0.33,可以按比例改善可实现的临界尺寸,相对于 0.33 NA 系统的 13nm,0.5 NA EUV 可能低至 8nm。
不幸的是,尚不存在量产的High NA EUV 光刻机。在去年的 SPIE 上,ASML 和 Zeiss 报告说,尽管开发正在进行中,但预计要到 2023 年才能安装第一个系统。
从 0.33 到 0.55 NA 的过渡没有最初引入 EUV 光刻那么激进,但光刻生态系统不仅仅包括光刻机的变化。为了到 2025 年将High NA 系统引入批量制造,该行业将需要改进光掩模、光刻胶堆叠和图案转移工艺的其他方面。
根本的挑战在于,较大的数值孔径会导致 EUV 光子以较低的入射角撞击晶圆,从而降低焦深。这个较低的角度加剧了 3D 掩模效应并使光刻胶中潜像的形成复杂化。